

1 产品概要

1.1 产品特性

- 8 位 CPU 内核
 - ◇ 精简指令集，5 级深度硬件堆栈
 - ◇ CPU 为单时钟，仅在系统主时钟下运行
 - ◇ 系统主时钟下 F_{CPU} 可配置为 2/4 分频
- 存储器
 - ◇ 1K×14 位 OTP 型程序存储器
 - ◇ 49 字节 SRAM/REG 型通用数据存储器，支持直接寻址、间接寻址等多种寻址方式
- 2 组共 12 个 I/O
 - ◇ P0 (P00~P03), P1 (P10~P17)
 - ◇ P13 为输入/开漏输出口，可复用为外部复位 RST 输入，编程时为高压 V_{PP} 输入
 - ◇ P15/P14 可复用为外部时钟振荡器输入/输出
 - ◇ 所有端口均内置上拉电阻，P10~P12 内置下拉电阻，均可单独使能
 - ◇ P10~P12/P14~P17 可选开漏或推挽输出
 - ◇ 所有端口均支持键盘中断唤醒功能，并可单独使能
- 系统时钟源
 - ◇ 内置高频 RC 振荡器 (16MHz/8MHz/4MHz/2MHz/1MHz/455KHz)，可用作系统主时钟源
 - ◇ 支持外接高频晶体振荡器 (455KHz/4MHz~16MHz)，可用作系统主时钟源
 - ◇ 内置低频 RC 振荡器 (32KHz)，可用作系统主时钟源、或系统低频时钟源
 - ◇ 支持外接低频晶体振荡器 (32768Hz)，可用作系统主时钟源、或系统低频时钟源
- 系统工作模式
 - ◇ 运行模式：CPU 在系统主时钟下运行
 - ◇ 休眠模式：CPU 停止运行，系统主时钟源停止工作
- 内部自振式看门狗计数器 (WDT)
 - ◇ 与定时器 T0 共用预分频器
 - ◇ 溢出时间可配置：4.5ms/18ms/72ms/288ms (无预分频)
 - ◇ 工作模式可配置：开启 WDT、关闭 WDT，也可软件控制开启或关闭
- 2 个定时器
 - ◇ 8 位定时器 T0，支持系统低频时钟，可实现外部计数功能，与 WDT 共用预分频器
 - ◇ 8 位定时器 T1，可实现外部计数、BUZ、4 路共周期独立占空比的 PWM (可组合成 2 对互反的带死区互补 PWM)
- 1 个模拟比较器 CMP
 - ◇ 输入共模 0 ~ (V_{DD}-1.4V)，输出有回滞 (±2%)
 - ◇ 正端输入可选择外部输入电压、或内部参考电压 V_{IR} (0.5V)
 - ◇ 负端输入可选择外部输入电压、或 V_{DD} 内部分压电压
 - ◇ 输出端电平可选择上升沿或下降沿触发中断
 - ◇ 可实现 V_{DD} 的低电压检测 (LVD) 功能
- 中断
 - ◇ 外部中断 (INT)，键盘中断 (P00~P03, P10~P17)


- ◇ 定时器中断 (T0~T1), CMP 中断
- 低电压复位 LVR: 1.8V/2.0V/2.3V/2.7V/3.0V
- 低电压检测 LVD
 - ◇ 1.8V/2.0V/2.1V/2.2V/2.4V/2.5V/2.6V/2.7V/2.8V/3.0V/3.2V/3.3V/3.6V/4.0V/4.2V
 - ◇ 可选择端口 CMPN 输入电压与内部参考电压 V_{IR} (0.5V) 比较
- 工作电压
 - ◇ $V_{LVR27} \sim 5.5V @ F_{cpu} = 0 \sim 8MHz$
 - ◇ $V_{LVR20} \sim 5.5V @ F_{cpu} = 0 \sim 4MHz$
 - ◇ $V_{LVR18} \sim 5.5V @ F_{cpu} = 0 \sim 1MHz$
- 封装形式: SOP14/DIP14

1.2 订购信息

产品名称	封装形式	备注
MC30P6240A0J	SOP14	
MC30P6240A0B	DIP14	

1.3 引脚排列

MC30P6240A0J/A0B



1.4 端口说明

端口名称	类型	功能说明
VDD	P	电源
GND	P	地